電子行業先進封裝解芯片難題：封裝摩爾時代的突破.pdf

電子行業先進封裝解芯片難題：封裝摩爾時代的突破。什么驅動重心向先進封裝領域傾斜？先進制程的成本呈現指數型增長，先進制程的“邊際效益”下降（即隨著關鍵尺寸微縮帶來的邊際成本下降）。一片2nm芯片的設計成本約7.25億美元，是65nm芯 片的25倍。此外，在CapEx方面，工廠建設和設備投入也觀察到同樣的現象，建造一座5納米芯片制造廠所需的投資，是建造20納米工廠的5倍。

從芯片設計及制造領域而言，芯粒及高端先進封裝的組合可實現“混合制程”+縮短上市時間+可復用+良率改善。芯粒（Chiplet）基于需求考慮不同工藝，比如CPU需要較高性能選擇3nm工藝，而I/O 或模擬電路則可以使用成熟制程。再者，開發新產品可以復用此前IP，不需要整片IC設計，縮短研發周期及設計成本，并且能夠實現獨立驗證。性能/瓦/美元（Perf/Watt/Dollar）綜合來看，大芯 片+3D堆疊更適合用于中小系統，而隨著系統復雜度提升，“Small die with better yield”，即通過芯粒+3D堆疊的方式在大規模系統中性能/瓦/美元優勢明顯。

在單芯片原始計算性能方面，AI專用芯片（ASIC）弱于AI GPU。然而，即使是GPT-4這樣的大語言模型也無法在單一芯片上運行。并且要達到與AI GPU相當的性能水平，ASIC需要構建比GPU集群更大 規模的AI專用芯片集群。先進封裝通過芯粒+異構實現更大面積拓展，這種可擴展性正是AI數據中心在控制成本的同時最大化性能的關鍵所在。在控制成本的同時，通過Chiplets+大中介層來突破尺 寸限制，從而將AI加速器“做大做強”。光刻機的 reticle（掩模版曝光視場） 決定了單顆裸片在一次曝光里能做多大；超過這個面積就很難用傳統單芯片（monolithic die）繼續變大。

先進封裝的技術演進核心是互連 I/O 數量與帶寬密度持續上升：第一代以高密度電子互連為主，從 Si-Interposer、RDL-Interposer 到 EMIB/Co-EMIB（疊加 TSV），再到中介層與橋接器等形態， 在微凸塊/微銅柱基礎上實現從存內堆疊到存算堆疊與算算堆疊的更高集成。隨著間距繼續縮小，混合鍵合（Hybrid Bond）成為提升互連密度與能效的關鍵。進入第二代，封裝不再只通過電連接， 而是把光互連引入封裝體系（Fiber Optic + 電子互連），面向“未來封裝＝小芯片（Chiplets）+ 異構集成 + 光學 I/O”的方向演進，以支撐 AI 時代更高的互連 I/O 需求并緩解帶寬與功耗瓶 頸。

硅橋封裝技術是一種2.5D解決方案，用于替代硅中介層技術。其核心是將一個或多個硅橋集成在特定的封裝基板（可由不同材料制成）或模塑中介層中，以確保兩個或多個芯片之間的互連。硅橋可 以封裝在基板上或內以及模塑體內，各公司工藝略有差異。嵌入式把硅橋放在基板腔體里再做布線，硅橋與基板過渡更像同一平面系統。而將硅橋封裝在模塑體內，其布線密度要高于基板的方案。

制約2.5D互連密度的主要由三個因素構成：焊料橋接（Solder Bridging）風險、金屬間化合物（Intermetallic Compounds, IMC）、底部填充（Underfill）工藝的挑戰。通過直接鍵合（Direct Bonding）和混合鍵合（Hybrid Bonding）實現“去焊料化”從而實現互連密度提升是3D封裝的關鍵。混合鍵合技術通過在原子尺度上實現電介質與金屬的直接連接，消除了焊料層，從而將互連間距 從微米級（20μm）推升至<10μm。

W2W、D2W、Co-D2W：W2W是指將兩整片晶圓（通常均為300mm規格）進行整面對準、鍵合，隨后進行減薄、TSV露頭及切割的工藝流程。這是目前混合鍵合技術中最成熟、應用最廣泛的形態；D2W是將 經過測試、切割后的獨立裸片（KGD），逐個拾取并以高精度鍵合到目標晶圓（Target Wafer）的特定位置上,是實現高性能異構集成的方案。 Co-D2W 是一種折衷方案，旨在結合W2W的高效率和D2W 的KGD優勢，將KGD集體排放后同時鍵合，提高D2W吞吐。