電子行業專題報告：DUV時代刻蝕和沉積設備重要性凸顯.pdf

電子行業專題報告：DUV時代刻蝕和沉積設備重要性凸顯。多重圖形化及NAND三維化驅動刻蝕、沉積設備占比提升。2004年以來沉積和 刻蝕類設備在WFE中占比呈上升趨勢。刻蝕設備從2004-2008年的平均占比 14.6%，提升至2019-2023年的20.6%。沉積設備從2004-2008年的平均19.9%， 提升至2019-2023年的平均22.1%。我們認為份額提升的主要原因是DUV時代， 邏輯和DRAM制程節點升級依靠多重圖案化以及NAND三維化層數增加，工藝流 程中對刻蝕和沉積的層數數量、難度的提升。

20nm技術節點引入多重圖形化技術，光刻機套刻精度、效率提升，沉積、刻蝕需求增加。臺積電2011年28nm制程節點規模量產后，2013年11月，公司16nm FinFET節點開始風險量產。2014年臺積電20nm技術規模量產，且應用了創新 的雙重圖形化技術。2015年16nm FF+規模量產，2017年和2018年分別規模量 產N10和N7節點，從2019年開始首次使用EUV技術，第一代產品是N7+。行 業在20nm節點進入多重圖形化技術階段，多重圖形化對光刻機的套刻精度、生 產效率提出更高要求，我們看到ASML自2008年推出TWINSCAN NXT:1950i以 后，NXT:1960Bi、NXT:1965Ci、NXT:1970Ci、NXT:1980Di等均圍繞套刻精度和 每小時處理晶圓片數進行提升。此外，3D NAND向著垂直方向的發展（層數增 加），制造設備端對刻蝕（高深寬比刻蝕）和沉積設備亦顯著增加。

全球光刻進入EUV時代。光刻工藝作為集成電路制造過程中最直接體現其工藝 先進程度的技術，根據瑞利定律，減小波長能夠提高光刻系統分辨率。ASML最 先進TWINSCAN EXE:5000，使用波長為13.5納米的光，單次曝光能夠實現8nm 分辨率。臺積電自2019年開始用EUV規模量產N7+制程節點。三星2020年宣 布成功出貨全球首批100萬個基于EUV技術的D1x DDR4 DRAM模塊。美光目前 量產的DRAM均采用DUV光刻設備制造，公司已于2024年開始試生產基于EUV 光刻的1γ DRAM，并計劃于2025年量產。2023年ASML EUV光刻機ASP超過 1.7億歐元，是ArFi約7200萬歐元ASP的兩倍以上。EUV技術減少了多重圖 案化中的重復步驟，提升圖案精度，從而提高性能和良品率，并縮短開發時間。

中國大陸先進制程、存儲擴產高彈性。BIS升級出口管制措施，中國大陸無法 獲得EUV及先進DUV光刻機。以ASML的光刻機參數為例，公司所有EUV設備 均使用13.5nm波長光源，都在限制出口中國大陸范圍內。此外ASML表示預計 自2024年開始不再能獲得向中國大陸出貨其TWINSCAN NXT:2000i及更高端型 號設備的出口許可。中芯國際作為世界領先的集成電路晶圓代工企業之一，2023 年銷售額位居全球純晶圓代工企業第四位，公司2018年以來研發費用率始終 高于同行業臺積電、聯電等公司，在縱向追求更小的晶體管結構的同時，持續 利用已開發工藝節點的產線成本和性能優勢，開展橫向衍生平臺建設。此外， 中國大陸DRAM投片量占全球比重僅約10%，顯著低于中國大陸半導體銷售額全 球占比約30%的水平，大基金三期落地，DRAM自主化需求空間廣闊。

堅定不移推進集成電路產業鏈自主可控，半導體設備國產化加速滲透。綜上我 們認為DUV時代，中國大陸邏輯、存儲晶圓廠擴產過程中，沉積和刻蝕設備重 要性凸顯。以北方華創、中微公司、拓荊科技為代表集成電路高端裝備供應商 已經在刻蝕、沉積等領域取得突破性進展。同時我們也非常看好國產化加速滲 透帶來的集成電路制造其他各環節機遇。